1 万兆大数据处理的设计实现

这里以实现万兆网传输为基础驱动设计，实现网络中的高速数据传输。设计中包含几个步骤：1)、高速GT接口的万兆驱动设计；2)、万兆协议传输的设计。

1.1 万兆高速接口

万兆网高速接口驱动，这里调用Xilinx的资源核10G Ethernet Subsystem，实现10Gbase-R协议，其结构示意图如图3。本设计中使用了Xilinx公司提供的10GEthernet PCS/PMA IP核充当连接10GMAC的PHY芯片，然后将该IP核约束到光模块上构建完整的物理层。需要说明的是本设计主要是完成以太网二层逻辑设计，不涉及PHY层的逻辑设计，如：bit同步、字节同步、字同步、64b/66b编解码等，但核心是基于RocketIO GTH/GTX来实现的，该模块分为PCS层和PMA层，对于每一个串行高速收发器，其分为两个子层：PCS（物理编码子层）和 PMA（物理媒体连接子层）。PCS 层主要进行数据编解码以及多通道的处理；PMA 层主要进行串并、并串转换，预加重、去加重，串行数据的发送、数据时钟的提取。