传统上，在阵列通道后连接一定长度的延迟线，用真实延时(True time delay , TTD)来补偿信号传播过程中的延迟，延时线通常是采用整数倍波长的波导，补偿精度有限，为几十到几百ps，且容易受到环境因素的影响；若在每个天线单元之后都应用模拟延迟线，则会大大增加雷达的成本。数字延时补偿使用FPGA、DSP等数字处理芯片，相对于模拟延迟补偿，成本和精度都有了很大改善，但延迟精度的提高会带来硬件资源的成倍消耗，使用延时码与固定系数滤波器的搭配将耗费大量存储资源。

为实现连续可变分数延时，本设计方案不使用延时码查表法储存延时量系数，而是根据指向实时计算延时量。计算式(2)涉及到三角函数运算，在设计时考虑到精度对于后续计算的影响，将三角函数值位数定为24bits，计算精度要求较高。为小成本地实现高精度结果输出，三角函数采用CORDIC算法计算，该算法通过以一组特定角度{旋转目标向量，迭代更新计算结果，